Phân tích hiệu năng của các thiết kế SRAM trên công nghệ TSMC 90nm CMOS
Abstract
Bộ nhớ đệm được cấu tạo từ các ô nhớ truy xuất ngẫu nhiên tĩnh (static random access memory - SRAM) là một thành phần rất quan trọng trên các máy tính hiện đại nhằm để giảm độ trễo sự tách biệt giữa bộ xử lý và bộ nhớ. Các thiết kế bộ nhớ SRAM cần có sự ổn định trong các hoạt động ghi, đọc và giữ dữ liệu. Nghiên cứu đã phân tích và so sánh các lợi điểm có được của thiết kế 8 transistor (8T) so với 6 transistor (6T) được dùng cho các ô nhớ SRAM. Thiết kế 8T với diện tích thiết kế nhỏ trong khi có thể cải thiện đáng kể độ ổn định. Hoạt động của bộ nhớ 32 bit được trình bày một cách chi tiết sử dụng công cụ thiết kế CADENCE SPECTRE trên công nghệ bán dẫn kim loại ô-xít bù (Complementary Metal Oxide Semiconductor - CMOS) kích thước 90nm. Bên cạnh đó, nghiên cứu đưa ra một phân tích và so sánh chi tiết công suất tiêu thụ và thời gian trì hoãn với các điều kiện hoạt động khác nhau trên từng thiết kế.
Moraref